PAT-NO:

JP362066661A

**DOCUMENT-IDENTIFIER: JP 62066661** A

TITLE:

FORMING LARGE CAPACITY MEMORY CELL

**PUBN-DATE:** 

March 26, 1987

# INVENTOR-INFORMATION:

NAME

**COUNTRY** 

MATSUI, HIROSHI

# ASSIGNEE-INFORMATION:

NAME

COUNTRY

OKI ELECTRIC IND CO LTD N/A

APPL-NO:

JP60205221

APPL-DATE: September 19, 1985

INT-CL (IPC): H01L027/10, G11C011/34, H01L021/306

US-CL-CURRENT: 257/E21.651

# **ABSTRACT:**

PURPOSE: To increase a capacitor area by coating a semiconductor substrate with an etching mask having a hole, opening a trench of rectangular section by anisotropic etching, then increasing the end of the trench center by crystalline dependency etching, and diffusing a semiconductor layer to become a capacitor.

CONSTITUTION: A thick field oxide film 2 is formed on the periphery of a P-type Si substrate 1 having (100) plane, the entire surface which includes the film 2 is coated with an etching mask 3 having the prescribed hole, and a vertical rectangular trench 4a surrounded by (100) surface is opened in the substrate 1 by anisotropic reactive ion etching. Then, the center wall of the trench 4a is expanded in a both-side conical spherical shape by etchant having crystalline dependency such as KOH solution to generate a trench 4b surrounded by (111) surface, an N-type layer 5 is diffused on the wall, and a capacitor electrode layer 6 is buried here. Thereafter, source and drain electrodes are formed adjacent to the layer 6.

## ⑲ 日本国特許庁(JP)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭62 - 66661

(Int Cl.4)

識別記号

庁内整理番号

43公開 昭和62年(1987) 3月26日

H 01 L 27/10 11/34 21/306 C 11 H 01 L

101

6655-5F

8223-5F 審査請求 未請求 発明の数 1 (全3頁)

69発明の名称

大容量メモリセルの形成方法

②特 頤 昭60-205221

9出 願 昭60(1985)9月19日

砂発 明 老 #

宏

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

沖電気工業株式会社 ⑪出 願

弘

東京都港区虎ノ門1丁目7番12号

弁理士 菊 池 70代 理

1. 発明の名称

大容量メモリセルの形成方法

- 2. 特許請求の範囲
  - ィ) (100) Si 基板上に形成されたエッチン グマスクをトレンチ部において除去した後、 異方性ェッチングを施し断面矩形トレンチを 形成する工程と、
  - ロ) 結晶面依存性を有するエッチング液を用い て、前記矩形トレンチ内を再度エッチングし て(111)面で囲まれたトレンチに拡大す る工程と、
  - ハ) 前記の拡大されたトレンチ内面に不純物層 を形成した後、ポリSiで該トレンチを埋込 みキャ パシター電極層を形成する工程と、
- ニ) ゲート電極、ソース・ドレイン暦、中間絶 様関、上部導通回路を形成する工程とを、 順次行うことを特徴とする大容量メモリセルの形 成方法。
- 3. 発明の詳細な説明

### (産業上の利用分野)

本苑明はメモリセル、特に大容量を可能とする 1 Tr. 型トレンチキャ パシター構造をもつ DRAM セルの形成方法に関するものである。

### (従来の技術)

一般に DRAM セルにトレンチキャ パシターを形 成するとき、例えばインターナショナルエレクト ロンデバイスミーテイング論文集1983, PP。 3 1 9 ~ 3 2 2 に示されているように、(1 0 0) S:基板に異方性エッチングを用いてトレンチを 穿散するため、矩形の縦断面を有するトレンチが 形成されていた(第2図参照)。

このトレンチを 1 Tr. 型 DRAM セルのキャパシ ターとして適用する際、例えば1×1 μm の開口 面積で深さ4μmのトレンチの場合では、理想的 に垂直な (100) 面又は (110) 面が形成さ れていたとしても、キャ パシターとして使用可能 な面積は、

 $S = S_1 + 4S_2$ 

{ S<sub>1</sub>:底面積 1 × 1 μm' S<sub>2</sub>: — 例面積 1 × 4 μm'

より、S = 1 + 4 × 4 = 1 7 (μm') となる。

### (発明が解決しようとする問題点)

しかし、上記のような矩形トレンチの場合、キャパシターとして使用可能な面積、即ちキャパシター面積が小さく、メモリセルの大容量化傾向に対する一つの障害となっていた。

この発明は以上のような問題点を解決するためのものであり、トレンチの内面積を拡大する方法を提示するものである。

### (問題点を解決するための手段)

この発明にかかる大容量メモリセルの形成方法は、(100) Si 基板に異方性エッチングを施し断面矩形トレンチを形成し、次に結晶面依存性を有するエッチング液を用いて前記矩形トレンチ内を再度エッチングして(111) 面で囲まれたトレンチに拡大し、該トレンチを 1 Tr 型トレンチャパンクーとしたことを特徴とするものである。

フラット)が 〈 1 1 0 〉方向なので、 O F に 平行な矩形 パターンは ( 1 1 0 )面で 個面を囲まれたトレンチが形成され、 O F と 4 5 ° の矩形 パターンは ( 1 0 0 )面で 側面を囲まれたトレンチが形成される(第 1 図 (b) 参照)。

続いて、結晶面依存性を有するエッチング液、例えばエチレンジアミントピテカテコールあるいは KOH 液、NaOH 液等のアルカリ性エッチング液を用いて、 約記矩形トレンチ 4 a を再度エッチングし (111) 面で囲まれたトレンチ 4 b を形成する (第1図(c) 参照)。このときのトレンチ形状は、元の矩形トレンチ 4 a が (110) 面で囲まれていた場合、第1図(c)の a は 35.3 度、元の矩形トレンチ 4 a が (100) 面で囲まれていた場合、 前配 a は 5 4 . 7 度と なる。 尚、 完全に (111) 面が 気出するまでエッチングをせずに途中で止めても、かなりのキャパンター面積の拡大が可能である。

その後の工程を簡略に示すと、 PSG 膜によりトレンチ 4 b の内面に N 型不純物暦 5 を形成し(第

(作用)

この発明においては、異方性エッチングにより(100)面又は(110)面で囲まれた断面矩形のトレンチを形成した後、結晶面依存性を有するケミカルエッチング法で前配矩形トレンチを再度エッチングするため、(111)面で囲まれた拡大されたトレンチがSi基板に形成され、キャパンター面積を従来に比べ 2.1~3.6 倍程度に増大させることが可能となる。

### (実施例)

以下、この発明の一実施例を図に基づいて説明する。先づ、通常の工程でP型(100) Si基板1 (又はエピタキシャル基板) 上にフィールド酸化膜2及びエッチングマスク3となるCVDSiO。膜又はSiO。とSi,N。の複合膜を順次形成し、酸エッチングマスク3はトレンチ部において除去される(第1図(a)参照)。次に、RIE(リアクティブイオンエッチング)法により異方性エッチングでSi基板1内にトレンチ4aを穿散する。この場合、(100) 基板のOF(オリエンテーション

1 図 (d) 参照)、次にトレンチ 4 b 内部をポリSi層で埋込みキャパシター電極層 6 とする(第 1 図 (e) 参照)。続いて、ゲート酸化膜 7 およびゲート電極層 8 を持つトランスファーゲートおよび周辺回路トランジスターを形成する(第 1 図 (f) 参照)。さらに、ソース・ドレイン N\*層 9 を形成し、中間絶縁膜 1 0 を堆積し、次いで所望位置にコンタクトホール 1 1 を開孔し、 A ℓ 配線 1 2 を形成する(第 1 図 (g) 参照)。

### (発明の効果)

以上説明したように本発明方法によれば、結晶面依存性を有するエッチング液を用いたことにより、Si 蓋板内のトレンチを (111) 面で囲まれた形状にし、キャパシター面積を増大させることが可能となる。例えば、前述した関口面積 1×1 μm、深さ 4μmのトレンチでキャパシター面積を比較すると、

- イ) 従来の矩形トレンチでは(1 0 0 )面、 (1 1 0 ) 面共に的述のごとく 1 7 μm。
- ロ) 本発明の(100) 面から(111) 面に

エッチングした場合、約 6 1μm となり約 3.6 倍に増大。

ハ) 本発明の (1 1 0 ) 面から (1 1 1 ) 面に ェッチングした場合、約 3 5 μm'となり約 2・1 倍に増大。


上記ィ) ~ハ) より明らかなように、Si 基板変面の閉口面積が等しいとき、はるかに大容量のキャパシターを形成することができる。また、完全に(111) 面を露出させなくても容量の増大を図ることが可能となる。


従って、本発明は大容量メモリセルに対する要求に応えるものでありその工業的効果は極めて大きい。


### 4. 図面の簡単な説明

第1図(a)~(g)は本発明の工程を説明するための部分断面図、第2図は従来のトレンチ形状を示す部分断面図である。

1 ··· S i 基板、 4 a ··· 矩形トレンチ、 4 b ··· 本発明におけるトレンチ、 6 ··· キャ パシター電極層。







-295-

# COPYRIGHT 2007 DERWENT INFORMATION LTD

irradiation unit that directs output of UV ray generator towards circumferential Wafer cleaning apparatus used in semiconductor device manufacture - has portion of semiconductor wafer held on retainer

PRIORITY-DATA: 1997JP-0047599 (March 3, 1997)

3

PATENT-FAMILY:

PUB-DATE LANGUAGE PAGES MAIN-IPC

JP 10242098 A September 11, 1998 N/A

H01L 021/304

005

INT-CL (IPC): H01L021/027, H01L021/304

O SARAN I

ABSTRACTED-PUB-NO: JP 10242098A

# **BASIC-ABSTRACT:**

constant velocity by a drive unit (13) via a revolving shaft (14). An irradiation unit (17) provided at constant distance from the wafer directs the output of an UV ray generator (16) towards the The apparatus consists of a retainer (15) which holds a wafer (1). The retainer is rotated at circumferential portion of the wafer. Air is nassed from a nas feed zone through a filter 144)

ST C 400 / OFO ) OHLHO CC TO # JALAWCME Text Fu11

JAPIO 1998-242098

AN

WAFER CLEANING EQUIPMENT AND WAFER CLEANING METHOD

TOYOSHIGE ITSURO IN MIYAZAKI OKI ELBETRIE-CO LTD

19980911 Heisei OKI ELECTRIC IND CO LTD JP 10242098 A 19970303 (JP09047599 Heisei) JP-1997-47599 AI

19970303 JP 1997-47599 PRAI

1998 PATENT ABSTRACTS OF JAPAN (CD-ROM), Unexamined Applications, Vol. SO

PROBLEM TO BE SOLVED: To completely eliminate organic foreign matter adhering to the uneven part of wafer periphery in a semiconductor

element manufacturing process.

the energy of excited oxygen atoms and ozone, bonded to O, evaporated, and part part 13. Cleaned air is supplied to the vicinity of the irradiation part ray whose wavelength is, e.g. 172nm is outputted from an **ultraviolet** ray generated. Organic material is decomposed into elements of C, H and O by SOLUTION: The central part of a wafer 1 is mounted on a holding part 15 The position of an irradiation part 17 is so adjusted that the distance 17. While the shaft 14 is rotated and the air is supplied, ultraviolet 14 of the holding part 15 is rotated at a constant speed by a driving generating part 16. The peripheral part of the wafer 1 is irradiated with the ray from the irradiation part 17. Oxygen in the peripheral from the peripheral part of wafer 1 is constant. The rotating shaft of the wafer 1 is excited, and excited oxygen atoms and ozone are from an exhaust tube 12 discharged